本實(shí)用新型提供一種具備自適應緩存的多目成像電路,解決現有多目成像系統集成度低、電源功耗高;需要上位機軟件對多路獨立相機進(jìn)行協(xié)同控制,增加上位機軟件開(kāi)發(fā)成本且控制較為繁瑣;針對不同積分時(shí)間,各探測器無(wú)法任意設定曝光起始時(shí)刻的問(wèn)題。該電路包括FPGA、乒乓緩存器、數據輸出接口、電源管理模塊和N片CMOS探測器;FPGA與N片CMOS探測器分別連接;FPGA內設有N個(gè)緩存FIFO,分別存儲N片CMOS探測器輸出的原始圖像信號;乒乓緩存器包括采用乒乓緩存方式的2個(gè)DDR緩存,每個(gè)DDR緩存包括N個(gè)緩存區,用于分別緩存N個(gè)緩存FIFO的圖像數據;FPGA用于將DDR緩存的N個(gè)圖像數據進(jìn)行圖像拼接,得到完整多目拼接圖像;數據輸出接口與FPGA連接,用于輸出多目拼接圖像。
院屬單位：中國科學(xué)院西安光學(xué)精密機械研究所
聯(lián)系人：夏璞
聯(lián)系方式：18591799623
